

SIMOX ウェーハ(酸素イオン注入により絶縁分離したシリコンウェーハ)の開発

SIMOX Wafers (Silicon wafers with a thin superficial silicon film separated from the body by implanted oxygen)

日 月 應 治⁽¹⁾
*Masaharu
 TACHIMORI*

抄 錄

低消費電力CMOSデバイス用に期待される低ドーズSIMOXウェーハは、酸素イオン注入条件と熱処理条件の最適化、内部熱酸化技術の導入、酸素イオン注入装置の金属汚染と発塵対策、熱処理炉でのスリップ対策等の改良を行ってきた。その結果、膜厚均一性、結晶性、汚染、埋込み酸化膜の絶縁特性、ゲート酸化膜の特性、いずれの品質もLSIに適用可能なまでに高いレベルに到達した。それはユーザーでのULSI試作によって実証された。今後の課題は、埋込み酸化膜のパイプ密度の低減とコストダウンである。

Abstract

Low dose SIMOX wafers, expected to be of use for low power CMOS devices, have been remarkably improved in their qualities by means of optimization of implantation parameters and annealing conditions, introduction of the internal thermal oxidation technology, measures to counter the metallic contamination and dusting in the oxygen ion implanter, measures to counter the slipping in the heat treatment furnace, etc. The qualities, such as the film thickness uniformity, the crystallinity, the contamination, the dielectric property of buried oxide films, and the integrity of gate oxide films, have been improved as highly as applicable to LSI, which has been proved by a ULSI made on an experimental basis in a user. The major problems to be solved in the future are the reduction in the pipe density in buried oxides and the reduction in the manufacturing costs.

1. 緒 言

近年、電子情報処理が私達の身近な生活にも広がり、更にインターネット、マルチメディアの普及によってその動きが一段と加速される中で、低消費電力型のLSI(Large Scale Integrated circuit)の必要性が高まっている。動画像処理のような大量データの高速処理には、LSIの集積度を増し駆動周波数を高めなければならないが、そうすると消費電力も増大してチップの放熱限界を越えてしまう恐れがある。そのため低消費電力型LSIを必要としている。また携帯端末によるデータの処理・通信ニーズの高まりも低電圧駆動・低消費電力型のLSIを必要としている。LSIの低消費電力化はシステム設計、回路設計、デバイス設計のあらゆる段階で行われるが、高駆動周波数と低電圧駆動を両立する薄膜SOI(Silicon on Insulator)デバイスの採用は有力な方法とみられている¹⁾。今日、多くの半導体ウェーハメーカーがSOIウェーハの、また多くの半導体デバイスメーカーが薄膜SOIデバイスの開発に取り組んでいるが、我々は1989年からSIMOX(Separation by implanted oxygen)ウェーハの開発に取り組み、ユーザーへのサンプル提供をしながら、品質の向上と

製造技術の改良に努めてきた。本論文では我々のSIMOX技術の特徴とSIMOXウェーハの品質の現状について述べる。

2. SIMOX技術

写真1に示すようにSOIウェーハは、デバイスが形成される活性




写真1 SOIウェーハ(SIMOXウェーハ)の断面構造

⁽¹⁾ 技術開発本部 先端技術研究所 半導体基盤研究部
 主幹研究員

領域となる表面の薄い単結晶シリコン層が基板シリコンから絶縁膜で完全に絶縁分離されたウェーハであり、SIMOXウェーハはSOIウェーハの1種である。SIMOXウェーハではシリコンウェーハに酸素をイオン注入し、引続き高温で熱処理してシリコンと酸素を反応させて、内部に絶縁膜である二酸化シリコン膜(埋込み酸化膜)を形成する。張合せSOIウェーハなど他の方法に比較して、低消費電力CMOSデバイスに要求される厚さの均一性が極めて良い200nm以下の薄膜シリコン層が得られるのが特徴である。歴史的見ると、高ドーズSIMOXあるいはスタンダードSIMOXと呼ばれている、酸素とシリコンの濃度比 $C_O/C_{Si} \geq 2$ となるドーズの酸素をイオン注入する方法がまず開発され^{2,3)}、SOIデバイスの研究あるいは宇宙用・軍事用のSOIデバイスの製造に供されてきた。この方法によると、表面のSi層に $10^6 \sim 10^8/cm^2$ の転位が発生する、あるいは埋込み酸化膜中にSi粒子が残るという問題がある。1990年に、 $C_O/C_{Si} < 2$ となるドーズで、表面のSi層の転位が $10^1 \sim 10^3/cm^2$ に減少し、更に埋込み酸化膜中のSi粒子がなくなる特異な領域が見いだされ^{4,5)}、低ドーズSIMOX技術が生まれた。低ドーズSIMOXの酸素イオンのドーズは高ドーズSIMOXの約1/5に減少した。これによって実用化への閾値であった表面のSi層や埋込み酸化膜の品質の向上並びに製造コストダウンという課題に解決の見通しが出てきた。

3. 低ドーズSIMOXウェーハ製造技術

3.1 一貫製造工程

図1は低ドーズSIMOXウェーハの製造工程の概略を示す。主要な工程は酸素イオン注入工程と熱処理工程である。低ドーズSIMOX技術^{*1}では、酸素イオン注入の段階においては酸素を過飽和な固溶酸素あるいは微小な酸素析出物として分布させ、埋込み酸化膜はまだ形成しない。熱処理によって酸素析出物を成長させ、更に凝結させて連続な埋込み酸化膜を形成する。酸素イオン注入段階で埋込み酸




図1 低ドーズSIMOXウェーハ製造工程の概略

化膜を形成せず、点欠陥の拡散の道を確保しておくことによって転位の発生が抑制される。また熱処理工程は表面のシリコン単結晶層のイオン注入損傷を回復させる働きも担っている。

3.2 酸素イオン注入技術

酸素イオンのドーズと基板温度は埋込み酸化膜の源になる初期の酸素析出物の分布状態を左右し、連続かつSi粒子を含まない埋込み酸化膜を形成するために重要なパラメータである。ドーズは注入エネルギー180keVの場合 $3.0 \times 10^{17} \sim 4.5 \times 10^{17} \text{ ions}/\text{cm}^2$ の間に最適点がある^{5,6)}。図2は基板温度と埋込み酸化膜の電流リーク不良率の関係を示すが、基板温度550°C以上で電流リークの少ない埋込み酸化膜が得られる⁶⁾。

完全空乏デバイス応用には±2 nmの膜厚均一性の実現が必要であるが、これは酸素イオンの平均飛程に対しては±0.5%，ドーズに対しては±2%に変動を制御することを求めている。このような厳しい均一性を実現するために、イオンビームの加速電源の精度と安定性、ドーズ計測の精度、イオンビームの均一な走査、チャネリングの抑制、基板面内の温度分布の均一化等に十分な配慮をしている。

ドーズが一般的の半導体プロセスで使われているイオン注入の1000倍にも及ぶため金属汚染とパーティクルの低減は極めて重要である。図3に示すようにウェーハ上に付着したパーティクルは酸素イオンをブロックして局所的に埋込み酸化膜の欠損(パイプとよぶ)を発生させ、電流リーク原因となる⁶⁾。そのためにイオンビームとチャンバー壁が直接接触しないような工夫などイオン注入装置には金属汚染とパーティクルの発生を防ぐための様々な対策を施している。

3.3 热処理技術

酸素析出物の凝結をより完全にするにはより高温の熱処理が必要である。図4は熱処理温度と埋込み酸化膜の電流リーク不良率の関係を示すが、1330°C以上で電流リークの少ない埋込み酸化膜が得られる⁶⁾。更に埋込み酸化膜の絶縁特性を熱酸化膜のそれにより近づけ、またシリコン層との界面のラフネスをよりフラットに改善する




図2 埋込み酸化膜のリーク不良率の酸素イオン注入時の基板温度依存性⁶⁾

酸化イオン注入: 180keV, $3.7 \times 10^{17} \text{ ions} \cdot \text{cm}^{-2}$

熱処理: 1330°C, 6 h, Ar + O₂

*1 新日本製鐵はNTTからSIMOX基板の製造技術の技術移転を受けています。

方法が内部熱酸化技術⁷⁾である。SIMOXウェーハを酸素雰囲気中で熱処理すると雰囲気からウェーハ中に溶け込んだ酸素がシリコン層と埋込み酸化膜の界面で酸化反応を起こし、写真2に示すように界面に熱酸化膜が成長する。この内部熱酸化膜は酸素原子欠損がわずかに在するとみられる⁸⁾ものの、シリコン表面の熱酸化膜に近い絶縁特性を有する⁹⁾。また、図5に示すように内部熱酸化は微小なパイプやSi粒子も酸化し減少させる⁹⁾。このように内部熱酸化技術は低ドーズSIMOX技術にとって重要な技術となっている。

1300°C以上の高温下ではシリコンの結晶強度が低下するので、温度の均一化、ウェーハの支持方法には特別な注意を払い、スリップ転位の発生を抑止している。




図3 埋込み酸化膜のリーク密度と酸素イオン注入時にウェーハ上に付着したパーティクル密度との関係⁶⁾
0.28 μmΦのパーティクルを強制付着させてイオン注入した。




図4 埋込み酸化膜のリーク不良率の熱処理温度とドーザ依存性⁶⁾
酸化イオン注入: 180keV, 550°C
熱処理: 6 h, Ar+O₂




写真2 内部熱酸化による埋込み酸化膜の成長
表面Si層と埋込み酸化膜界面に内部熱酸化膜が成長する。




図5 埋込み酸化膜のパイプ密度の内部熱酸化による埋込み酸化膜厚増分依存性⁹⁾

4.現状の品質

4.1 膜厚均一性

薄膜SOIデバイスの中で完全空乏型MOSデバイスでは、トランジスタの閾値がSOI膜厚に依存する¹⁰⁾ので、膜厚の均一性は大変重要である。図6、7に分光エリプソメーターによって測定した8インチSIMOXウェーハの表面のシリコン膜と埋込み酸化膜の膜厚の面内分布をそれぞれ示した。膜厚の均一性(最大値-最小値)は、シリコン膜で3 nm、埋込み酸化膜で2 nmと、SOIウェーハの中で最良の均一性を実現している。もちろんデバイス側の要求を十分にクリアしている。平均膜厚のロット間での変動もシリコン膜、埋込み酸化膜いずれも4 nm以内と良好である。

4.2 結晶性

SIMOX基板の表面シリコン膜に観察される主な結晶欠陥は、貫通転位とHF欠陥である。Seccoエッティングで観察される貫通転位は1




図6 8インチ低ドーズSIMOXウェーハの表面シリコン膜厚の面内分布





図 7 8インチ低ドーズSIMOXウェーハの埋込み酸化膜厚の面内分布

$\times 10^3/\text{cm}^2$ 以下である。現在のところ貫通軸位はデバイス特性に明確な影響は現れていない。HF欠陥とはあつ酸にSIMOX基板を浸漬したときに、写真3に示すように表面シリコン膜の欠陥を通じて下の埋込み酸化膜がエッチングされるものをいう。その正体は金属シリサイドではないかと議論されている¹¹⁾が、張合せSOI基板においても同様の欠陥が観察されており、ボイドや酸素析出物などの結晶欠陥の可能性もある。HF欠陥はゲート酸化膜の信頼性を低下させることが分かっており、 $1/\text{cm}^2$ 以下が要求されている。現在のHF欠陥密度は $0 \sim 1/\text{cm}^2$ である。

写真3 表面シリコン層のHF欠陥
HF欠陥を中心にして埋込み酸化膜が円形にエッチングされる。

4.3 汚染

表1に低ドーズSIMOX基板の金属不純物の分析結果を示した。表中のTXRFの分析値は表面シリコン膜の表面の全反射蛍光X線による分析値であり、VPD(HF·HNO₃)-AASの分析値は表面シリコン膜をHF·NO₃蒸気で分解回収した結露液を原子吸光度計で分析した値である。酸素イオン注入装置並びに高温熱処理炉の金属汚染の防止により、SIMOX基板の清浄度はバルク基板に近づいている。

4.4 埋込み酸化膜の絶縁特性

埋込み酸化膜の欠損部(パイプ)はSOIウェーハとしての機能を損じ、デバイス不良を引き起こす。パイプ密度は写真4に示すように

表1 低ドーズSIMOXウェーハの金属不純物
(単位： $10^{10}\text{atoms}/\text{cm}^2$)

分析方法	Al	Na	Cr	Cu	Fe	Ni
TXRF	—	—	<0.25	<0.18	<0.27	<0.28
VPD(HF·HNO ₃)-AAS	ND (<3.2)	0.7* (<0.17)	ND (<0.17)	ND (<0.42)	ND (<0.13)	ND (<0.91)

*Naは分析操作上の混入によって高くなっていると判断される。

VPD: Vapor Phase Decomposition, AAS: Atomic Absorption Spectrophotometry

TXRF: Total Reflection X-Ray Fluorescence Spectrometry

銅めっき法で簡単に測定でき、現在の密度は $0.5 \sim 2/\text{cm}^2$ である。高集積LSI応用では $0.1/\text{cm}^2$ 以下が要求されており、この低減が低ドーズSIMOXの最大の課題である。図8は 0.785mm^2 の面積のMOSキャバシターで評価した 102nm の膜厚の埋込み酸化膜の絶縁破壊耐圧のヒストグラムである。平均絶縁破壊耐圧は約55Vを示しており、3V以下の低電圧駆動のLSI応用には十分な耐圧である。内部熱酸化膜を 10nm 附加するごとに絶縁破壊耐圧は約10Vずつ増える。

4.5 ゲート酸化膜特性

デバイスにとって最も重要な品質であるゲート酸化膜の信頼性をTZDB(Time-Zero Dielectric Breakdown)とTDDB(Time-Dependent





写真4 銅めっき法により埋込み酸化膜のパイプ上に析出した銅析出物

図8 低ドーズSIMOX基板の埋込み酸化膜の絶縁破壊耐圧ヒストグラム
埋込み酸化膜厚： 102nm ， MOSキャバシタ面積： 0.785mm^2

Dielectric Breakdown)¹²⁾によって評価した。TZDBはゲート酸化膜にランプ電圧を印加して絶縁破壊強度を評価するものであり、TDDDBは電圧あるいは電流を印加したストレス下において経時劣化を評価するもので破壊までにゲート酸化膜に流れた電荷量 Q_{bd} (charge to breakdown)で評価する。プロセスでの照射損傷を排除するために、不純物ドーピングは拡散で、エッティングはウェットエッティングを行った。

図9に膜厚24nmのゲート酸化膜の絶縁破壊電界のヒストグラムをSIMOXウェーハとバルク鏡面研磨ウェーハと比較して示した¹³⁾。絶縁破壊判定電流は $1 \times 10^{-4} \text{ A/cm}^2$ である。SIMOXウェーハではバルクウェーハに見られる4~8MV/cmの破壊、いわゆるBモード破壊が見られない。Bモード破壊の原因はシリコン結晶中のgrow-in欠陥といわれている¹⁴⁾。SIMOXウェーハでは、ゲート酸化膜の絶縁破壊強度を低下させる原因となるシリコン結晶中のgrow-in欠陥が、SIMOXウェーハの製造工程で行われる高温の熱処理によって消滅・減少したと考えられる。図10にはSIMOXウェーハとバルク鏡面研磨ウェーハの厚さ8.5nmのゲート酸化膜のTDDDB特性を示した¹³⁾。ゲート面積の大きなものではSIMOXウェーハの偶発不良率がバルクウェーハより若干多いが、SIMOXウェーハはバルクウェーハとはほぼ同等のTDDDB特性を有する。このようにプロセスでの劣化がない材料本来の性質としては、新日本製鐵のSIMOXウェーハはバルクウェーハに優るとも劣らないゲート酸化膜性能を有しているといえる。

5. 今後の課題

5.1 埋込み酸化膜パイプ低減

最も重要な課題は上にも述べたが、埋込み酸化膜のパイプの低減である。低消費電力LSI応用においてチップ歩留90%以上を実現する




図9 ゲート酸化膜の絶縁破壊電界
(a)低ドーズSIMOXウェーハ、(b)バルク鏡面研磨ウェーハ
ゲート酸化膜厚: 24nm, 破壊判定電流値: $1 \times 10^{-4} \text{ A/cm}^2$




図10 ゲート酸化膜のTDDDB特性¹³⁾
低ドーズSIMOXウェーハとバルクウェーハの比較
ゲート酸化膜厚: 8.5nm, 定電流ストレス 5 mA/cm^2

には、パイプ密度は $0.1/\text{cm}^2$ 以下が要求され、また、1GbitDRAM応用では $0.01/\text{cm}^2$ 以下が要求される。サイズ $0.3\mu\text{m}$ 以下のパーティクルによるパイプは埋込み酸化膜を20nm程度増加させる内部熱酸化によって埋まることが明らかになっている¹⁴⁾。今後、更に酸素イオン注入装置の改良を進め、サイズ $0.3\mu\text{m}$ 以上のパーティクルの発塵源を徹底的に排除し、1997年末には $0.1/\text{cm}^2$ 以下を達成する予定である。

5.2 コストダウン

品質課題の解決の見通しがほぼ見えてきたところで、コストダウンが重要な課題に上がってきた。ユーザーの要望する価格を実現するには相当のコストダウンが必要である。表2にコストダウンのための諸因子を上げた。スループットアップが最も、次いで自動化・複数生産ユニットのパラレル操業が重要である。スループットアップについては、酸素イオン注入装置のより大電流化など装置メーカーの開発に期待するところが大きい。複数生産ユニットのパラレル操業の効果は生産量すなわち需要量に依存しており、10万枚/年規模の生産になって効果が顕著となる。

6. 結 言

表3に低ドーズSIMOXウェーハの現在の品質をまとめて示した。埋込み酸化膜のパイプの問題を除き薄膜SOIデバイス応用に要求される品質をクリアしておらず、それは低ドーズSIMOXウェーハを

表2 SIMOXウェーハのコストダウン因子

因 子
1. 歩留アップ
2. 設備価格ダウン
3. 設備処理能力(スループット)アップ
4. 自動化・複数設備ユニットのパラレル操業
5. 設備稼働率アップ、保守時間圧縮

表3 低ドーズSIMOXウェーハの品質

項目	値	備考
表面Si膜厚均一性 (最大値-最小値) (nm)	<4	分光エリプソメトリー
埋込み酸化膜厚均一性 (最大値-最小値) (nm)	<4	同上
結晶欠陥 Secoo EPD (/cm ²)	<1 000	
結晶欠陥 HF EPD (/cm ²)	0~1	
埋込み酸化膜バイアス (/cm ²)	0.5~2	銅デコレーション
金属不純物 Si表面 (atoms/cm ²)	<1×10 ¹⁰	全反射蛍光X線
金属不純物 表面Si膜 (atoms/cm ²)	<5×10 ¹⁰	原子吸光度
マイクロラフネス Si表面 Ra (nm)	0.4	原子間力顯微鏡
マイクロラフネス Si/BOX界面 Ra (nm)	0.5	同上
スリップ (cm)	<3	X線ラングカメラ
反り (warp) (μm)	<30	8インチウェーハ
埋込み酸化膜絶縁破壊耐圧 V _{bd} (V)	>45	BOXキャパシター
埋込み酸化膜固定電荷 Q _{fx} (/cm ²)	<5×10 ¹⁰	同上
ゲート酸化膜絶縁破壊強度 E _{bd} (MV/cm)	>8	MOSキャパシター
ゲート酸化膜経時絶縁破壊強度 Q _{bd} (C/cm ²)	>20	同上

使って0.25 μmルールで試作された120kGの通信用LSIが期待通りの高速性と低消費電力特性を示した¹⁵⁾ことで実証された。

最近の薄膜SOIデバイスの開発の進展は目覚ましいが、これには、優れた品質のSIMOXウェーハを安定して供給できるようになったことが貢献していると自負している。今後ますます厳しくなるユーザーの要求に応えて一層の品質の改良とコストダウンに努めていく。

参照文献

- 1) 各務正一：電子情報通信学会誌, 76 (7), p.726 (1993)
- 2) Watanabe,M., Toot,A. : Jpn. J. Appl. Phys. 5, p.737 (1996)
- 3) Izumi,K., Doken,M., Ariyoshi,H. : Electron. Lett. 14 (18), p.593 (1978)
- 4) Nakashima,S., Izumi,K. : Electron. Lett. 26 (20), p.1647 (1991)
- 5) Nakashima,S., Izumi,K. : J. Mater. Res. 8 (3), p.523 (1993)
- 6) Nakajima,T., Yano,T., Hamaguchi,I., Tachimori,M., Fujita,T. : Proc. 1994 IEEE Int. SOI Conf. p.81 (1994)
- 7) Nakashima,S., Katayama,T., Miyamura,Y., Matsuzaki,A., Taoka,M., Ebi,D., Imai,M., Izumi,K., Ohwada,N. : J. Electrochem. Soc. 143 (1), p.244 (1996)
- 8) Soel,K.S., Karasawa,T., Koike,H., Ohki,Y., Tachimori,M. : being published in Mat. Res. Soc. Symp. Proc. 446, (1996)
- 9) Kawamura,K., Nakajima,T., Hamaguchi,I., Yano,T., Nagatake,Y., Tachimori,M. : Proc. 1995 IEEE Int. SOI Conf. p.156 (1995)
- 10) Masui,S., Tachimori, M. : Proc. 1993 IEEE Int. SOI Conf. p.88 (1993)
- 11) Sadana,D.K., Lasky,J., Hovel,H.J., Petrillo,K., Roitman,P. : Proc. 1994 IEEE Int. SOI Conf. p.111 (1994)
- 12) Wolters,D., Verweij,J.F. : "Instabilities in Silicon Devices" ed. by Barbottin,G. and Vapaille,A., pp.315-362, (North-Holland, Amsterdam, 1989)
- 13) Kawamura,K., Deai,H., Morikawa,Y., Sakamoto,H., Yano,T., Hamaguchi,I., Takayama,S., Nagatake,Y., Matsumura,A., Tachimori,M., Nakashima,S. : Proc. 1996 IEEE Int. SOI Conf. p.162 (1996)
- 14) Tsumori,Y., Nakai,K., Iwasaki,T., Haga,H., Kojima,K., Nakashizu,T. : Mat. Res. Soc. Symp. Proc. 378, p.23 (1995)
- 15) Ino,M., et al. : Digest of Technical Papers on IEEE ISSCC. p.86 (1996)