

酸化膜絶縁耐压特性の優れたシリコン結晶

Silicon Crystals with a Superior Dielectric Breakdown Integrity of Gate Oxide Films

長谷部 政 美⁽¹⁾
Masami
HASEBE

岩 崎 俊 夫⁽²⁾
Toshio IWASAKI

中 居 克 彦⁽³⁾
Katsuhiko
NAKAI

津 森 泰 男⁽²⁾
Yasuo TSUMORI

大久保 正 道⁽²⁾
Masamichi
OKUBO

抄 録

引上法によるシリコン単結晶中において酸化膜耐压を劣化させる欠陥は、COP (Crystal Originated Pits) や OPP (Oxygen Precipitate Profiler) 欠陥として検出される育成欠陥と、高温で安定な比較的大きなサイズの酸素析出物及びそれに起因した2次欠陥であることを明らかにした。結晶引上成長中の冷却条件を制御することにより、これら酸化膜耐压劣化原因となる欠陥を低減させ酸化膜耐压特性の優れた結晶を開発することに成功した。

Abstract

It has been clarified that two types of crystal defects in Czochralski-grown silicon single crystals are responsible for the deterioration of the gate oxide integrity. One is the grown-in defects detected as COP (crystal originated pits) or OPP (oxygen precipitate profiler) defect, and the other is the larger and stable oxygen precipitates formed at a relatively higher temperature together with their secondary defects accompanied. By controlling cooling conditions when crystals are growing, it has been achieved to successfully develop such crystals with less harmful defects against the gate oxide integrity and with superior characteristics such as a high gate oxide breakdown yield.

1. 緒 言

半導体デバイスの高集積化は、かなりの高集積化が進んだ今日も、基本的には従来からの約3年周期の世代交代ルールにのっとり進んでおり、現在は64Mビットの半導体メモリー (DRAM: Dynamic Random Access Memory) が量産化されつつある。デバイスの高集積化とともに基板ウェーハであるシリコン単結晶の高品質化が求め続けられており、特に数年前に量産化された4Mから16Mビットの製造からトランジスタゲートの酸化膜の絶縁破壊不良が問題となってきた。その理由は、ゲート酸化膜の薄膜化(20nm以下)が進み、従来問題となっていなかったシリコン結晶中に存在する微小欠陥が悪影響を及ぼすことになったことによる。本報告では、最近のデバイス高集積化において問題となったゲート酸化膜絶縁破壊不良低減のために取り組んだCzochralski法(CZ法: 融液からの引上法)により育成したシリコン結晶中の育成欠陥分布制御技術について述べる。

シリコン単結晶は無転位で理想的な完全結晶に例えられることが多いが、実際は融液から単結晶を成長させる場合に、点欠陥(原子空孔や自己格子間原子、あるいは不純物原子)が導入され、結晶冷

却中にそれらが離合集散し微小な結晶欠陥が結晶育成中に形成され存在する(以下、育成欠陥)。特に、今日の半導体デバイスの大半であるCZシリコン結晶には、製造上高純度石英をつばを用いることから、冷却後のシリコン単結晶中には 10^{18}cm^{-3} (約20ppm)近くの酸素原子がほぼ均一に過飽和状態で含まれている。この不純物酸素は熱処理において容易に結晶内に析出することから、従来からデバイス形成熱処理過程における酸素析出物の制御は重要な課題である。シリコンウェーハ中の不純物酸素はウェーハ強度の向上¹⁾と析出物周囲の歪み場への微量金属不純物のトラップ効果(いわゆるゲッタリング効果)²⁾という利点がある一方、必要以上の析出物は転位ループなどの2次欠陥を作り出しむしろ強度を低下させること、更にはトランジスタの接合リーク特性などの電気特性を悪化させる³⁾という不利点があり、デバイス製造プロセスに適合した酸素濃度と析出量に制御する必要がある。

酸素析出物の分布は酸素濃度がウェーハ面内で均一であっても、育成欠陥の分布の影響を受けるため均一にはならない。その一例として、写真1に析出を進行させる熱処理(N_2 中で 800°C 4時間 + 1000°C 16時間の2段熱処理。以下、析出熱処理と呼ぶ)を施した後

⁽¹⁾ 技術開発本部 先端技術研究所 半導体基盤研究部
主任研究員 Ph.D

⁽³⁾ 技術開発本部 先端技術研究所 半導体基盤研究部
主任研究員

⁽²⁾ ニッテツ電子(株) 製造部 係長




写真1 リング領域が存在するCZシリコンウェーハ(6インチ)を N_2 中で $800^\circ C$ 4時間+ $1000^\circ C$ 16時間熱処理した後のX線トポグラフ

のウェーハのX線トポグラフを示す。ウェーハ半径の約1/2に黒い領域(酸素析出物密度が低い領域)がリング状^{4,5)}に分布している。また、このリング領域を境界として内側と外側で析出物密度が大きく異なっている。この結果はリング内側は酸素の析出核となる育成欠陥が多く発生し、一方リング外側は酸素析出核が少ないことを示している。したがって、析出の制御には育成直後の欠陥分布の制御が酸素濃度制御とともに重要であることが分かる。リング状欠陥分布は結晶育成条件で変化し、育成速度の増加とともに結晶表面に向かって移動しやがて表面に消失する⁵⁾。写真1に示したウェーハは通常に比べて若干育成速度を低下させた結晶で、一般に生産される結晶の育成速度(約1 mm/min以上)ではリング状欠陥領域は結晶インゴット側表面で消失しており、市販CZシリコンウェーハにはリング状欠陥分布は存在しない。

最近のデバイス高集積化においては、薄膜化・微細化の制御性を高めるとともに不必要な結晶欠陥の発生を抑制するためにデバイス製造プロセスの低温化が進み、基本的には酸素析出は微小化及び低減化の方向にある。したがって、育成直後の欠陥分布状態がよりデリケートにデバイス製造歩留りに反映すると考えられる。次節で述べるように、酸素析出がほとんど進行していない成長直後の結晶ウェーハの酸化膜絶縁不良が育成欠陥と関係していることが明らかにされ、その制御が重要問題となった。

2. ゲート酸化膜絶縁耐圧特性と育成欠陥

ゲート酸化膜の絶縁不良特性の結晶依存性については、山部らにより最初に報告された⁶⁾。われわれが用いた評価デバイスは、p型シリコンウェーハ上に25nmの熱酸化膜を形成しその上に $20mm^2$ 面積の電極(高濃度ドーパントポリシリコン)を形成後、ウェーハ裏面には金蒸着によりオーミックコンタクトを設ける構造である(Metal Oxide Semiconductor キャパシター)。酸化膜の絶縁耐圧(耐電圧)特性は酸化膜に200msごとに $0.25MV/cm$ のステップで電界が増加するように電極と裏面オーミックコンタクト間に電圧を変化印加し、電流-電圧特性を調べ、酸化膜を流れる電流密度があるしきい値($1\mu A/cm^2$)に達したときの電圧を破壊電圧とし、その電圧から酸化膜に印加された電界を求めた。絶縁破壊原因の違いにより破壊電界の大きさが異なることが知られており、そのモードは絶縁破壊電界に応じ三つに分類されている。一つはAモードと呼ばれ、電界は $4MV/cm$ 以下の低電界で破壊する初期不良モードで、その原因はウェーハ上の異物粒子や汚染であるとされている。次は、Bモードと呼ばれ

電界が $4MV/cm \sim 8MV/cm$ の間で絶縁破壊を起こしデバイスの長期信頼性不良の原因と考えられているモードがある。このBモード不良は、シリコンウェーハ中の結晶欠陥起因であることが明らかにされている。最後に、電界が $8MV/cm$ 以上で絶縁破壊するCモード領域があり、これは真性絶縁破壊領域と分類されている。従って、酸化膜耐圧特性の向上の指針としては、Aモード不良(初期不良)とBモード不良を低減することである。

一方、育成欠陥については、本来ウェーハ表面上の異物粒子を計測するレーザパーティクルカウンターの精度が向上し、出荷前洗浄(アンモニア水、過酸化水素水及び純水を1:1:5で混合した溶液で $80^\circ C \sim 90^\circ C$ の温度で20分程度洗浄:SC1洗浄と呼ばれる)後にウェーハ表面上に存在する微小ピット(Crystal Originated Pits: COPと呼ばれる)ととして検出されるようになった⁷⁾。写真2にCOPとして検出されたピットのAFM(Atom Force Microscope)像の例を示す。




写真2 洗浄後ミラーウェーハ上に見られるCOPのAFM像(セイコー電子工業(株)の協力による)

また、赤外レーザをシリコン結晶中に照射し欠陥からの散乱光を検出する方法も検出感度の向上から微小な育成欠陥を検出することが可能となっている。われわれは、赤外レーザの明視野干渉法⁸⁾による欠陥検出方法(市販装置としては、Oxygen Precipitate Profiler: OPPとして知られる)を用いて育成欠陥の密度、サイズの定量解析を行った。結晶育成条件を変化させた結晶ウェーハを試料とし、それぞれ洗浄を繰り返しながらCOPを測定し育成欠陥の数密度評価した結果とMOSキャパシターの評価電極面積を変化させて絶縁破壊特性を調べた結果から見積もった酸化膜耐圧不良起因欠陥の数密度の相関(図1参照)、及びOPP測定による数密度と平均Bモード不良率の相関を調べた結果(図2参照)を示す。COPについてはほぼ1:1の関係にあり、COP欠陥は耐圧不良と非常によい相関があることが分かる。また、OPP欠陥についてもその密度はCOP欠陥密度とほぼ同じレベルであり、OPP欠陥密度が増加するとBモード不良率が増加することが分かる。

3. 結晶育成中の冷却条件の育成欠陥及び酸化膜耐圧への影響

結晶育成中の結晶冷却条件に着目し、その冷却条件変化が育成欠陥形成と酸化膜耐圧特性に与える影響を調べた。結晶が結晶成長中に受ける温度の影響を明らかにするために結晶成長途中で成長速度




図1 繰り返し洗浄によるCOP数密度と耐圧測定から求めた耐圧劣化欠陥密度の相関




図2 OPP欠陥密度と8 MV/cm以下の絶縁不良率の相関

を極端に減速し、そのとき各結晶部位が引上炉内で受ける温度で保持した結晶の育成欠陥分布調査及び酸化膜耐圧評価を行った^{9,10)}。

まず、酸素析出挙動を調べるために、結晶成長軸方向にスライスした矩形サンプルに前述の析出熱処理を施し、 μ FT-IR (microfocus Fourier Transform Infrared spectroscopy) で酸素濃度分布を測定した。他方、別のサンプルに、育成欠陥の熱的安定性を調べるために、He中で1250℃～1350℃2時間の高温熱処理を施し、残留欠陥を顕在化するための前述の析出熱処理を行った後、結晶欠陥選択エッチング法として知られるWrightエッチングを行い欠陥密度を測定した。

図3は、保持結晶の析出熱処理後のX線トポグラフ(図3(a)参照)、及び析出熱処理前後の結晶成長軸中心に沿った酸素濃度(図3(b)参照)の変化を示す。また、同様にして結晶成長した結晶に対し通常スライス(結晶成長軸に垂直にスライス)しその後鏡面仕上げしたウェーハを用い耐圧特性を調べた結果を図3(c)に併せて示す。酸素析出量(熱処理前後の酸素濃度の差)は1300℃以上で保持された部位(以下、E領域)で少なく、この部位ではリング領域が結晶中心に消えている。酸素析出量は1300～1100℃保持部で多く(以下、A領域)、1100～1050℃保持部では特徴的に多い(以下、B領域)。そして1050～1000℃保持部で少ない(以下、C領域)。1000℃以下の保持部(以下、D領域)では再び析出は増加する。この結果は育成中




図3 (a) 炉内保持結晶をN₂中で800℃4時間+1000℃16時間熱処理した後のX線トポグラフ、(b) 熱処理前後での結晶中心の酸素濃度分布、(c) 酸化膜厚25nmにおける耐圧測定結果

の1100～1000℃温度域が酸素析出核となる育成欠陥の形成に強い影響を及ぼすことを示している。耐圧特性は、必ずしも上記の析出分布とは一致せずCモードの増加及び低Bモード(6 MV/cm以下)の減少は前述のB領域と一致する。すなわち、析出熱処理による析出量は最も多い領域で耐圧特性が向上している。一方、Aモードの増加が起こるところも観察され、酸素析出がむしろ少ないC領域でAモードが増加することが分かった。

育成欠陥についての評価結果として、各結晶部位に対するCOP密度及びOPP密度変化をそれぞれ図4、5に示す。COPについては、洗浄後にウェーハ表面に表れたものの0.13 μ m以上の面積密度を示し、OPPについては検出可能なサイズ(約100nm)以上の欠陥の体積密度の変化を示す。Cモードが増加し酸化膜耐圧の向上が見られた領域Bにおいていずれの欠陥も減少していることが分かる。すなわち、低Bモード(6 MV/cm以下)の耐圧劣化はこれら育成欠陥が原因で、これらの欠陥が減少することにより酸化膜耐圧は向上したと考えられる。これらのBモード不良と関係するCOPやOPP欠陥として検出された育成欠陥は、シリコン結晶中の点欠陥の凝集が関係した欠陥であると考えている。

一方、Aモードが増加し酸化膜耐圧の顕著な劣化が見られた領域Cに関しては、育成欠陥の密度との相関は見られない。そこで、各部位の結晶に高温熱処理を行い、その後残留する欠陥を調べることにより、各部位に形成した育成後に存在する結晶欠陥の存在状態の




図4 成長保持結晶の保持温度に対するCOP(0.11 μm以上)分布




図5 成長保持結晶の保持温度に対するOPP欠陥(約110nm以上の総密度)分布





図6 炉内保持結晶をHe中で1250～1350℃2時間の高温熱処理した後の欠陥密度と炉内保持温度との関係

違いを明らかにする実験を行った¹¹⁾。図6は、保持結晶を1250～1350℃の高温熱処理した後の結晶中心の欠陥密度と炉内保持温度との関係を示す。1250℃熱処理後ではB領域のみ欠陥密度が高い。しかし、1300℃熱処理後ではB領域の欠陥密度はA、C領域の約1/10に減少し、A、C領域は変化しない。更に、1350℃熱処理後ではA領域の欠陥密度はB領域と同程度まで減少し、C領域はほとんど減少しな


い。この結果は育成欠陥の熱的安定性がB<A<C領域の順であり、最も低温で保持されたC領域に最も安定な欠陥が形成されたことを示している。従って、酸化膜耐圧改善領域Bの欠陥は1300℃熱処理では不安定で減少するが、酸化膜耐圧が劣化する領域Cでは、1350℃の熱処理でも残留する欠陥が存在することが分かった。この高温熱処理でも安定な欠陥がAモード不良の原因であると考えられる。このAモード不良と関係する高温熱処理でも安定な結晶欠陥は、顕在化シリコン結晶の小片ブロックを用い、1380℃で初期化熱処理後、引上炉内結晶保持実験を再現するシミュレーション熱処理⁹⁾を施した試料を透過電子顕微鏡観察した。酸化膜耐圧が著しく劣化する温度領域(1000℃)でシミュレーション熱処理した試料において、50～90nmの巨大な板状酸素析出物が観察され、その約1/3が転位ループを伴うことが分かった。一方、酸化膜耐圧が向上する1050℃熱処理の試料にはこのサイズの欠陥を見出すことができなかった。これらの結果から、巨大酸素析出物あるいは転位ループが高温熱処理でも消滅しない安定な欠陥であると考えている。

5. 酸化膜耐圧改善結晶の開発

上述の結晶育成中の冷却条件の育成欠陥及び酸化膜耐圧への影響を調べた結果から、酸化膜耐圧を改善させる結晶成長条件は1100℃～1050℃の領域を徐冷することであり、更に1050℃～1000℃はむしろ徐冷しないことである。更に、1100℃～1050℃の領域の徐冷が強すぎると、酸素の析出が増加するという問題が生じるので適度な酸素析出挙動でかつ酸化膜耐圧を向上させる徐冷が必要であることが明らかとなった。このような温度制御を行うことにより、図7に示すような酸化膜耐圧を向上させた結晶を開発することに成功



(a) 通常結晶の絶縁破壊電界と破壊頻度ヒストグラム



(b) 耐圧改善結晶の絶縁破壊電界と破壊頻度ヒストグラム

図7 通常結晶と耐圧改善結晶の絶縁破壊電界と絶縁不良頻度ヒストグラム

した。図7(a)は参照として、通常結晶成長によるウェーハの酸化膜絶縁不良分布であり、図7(b)は開発した酸化膜耐圧改善結晶の絶縁不良分布である。酸化膜耐圧改善結晶においては、6 MV/cm以下の低Bモード及びAモード不良分布が存在せず耐圧特性の優れた結晶であることが分かる。

6. 結 言

CZシリコン結晶成長中の冷却条件を制御することにより酸化膜耐圧の優れた結晶を開発することに成功した。その主要点は、COPやOPP欠陥として検出される育成欠陥を低減させることと、高温で安定な比較的大きなサイズの酸素析出物の誘起を抑制することである。今後は、更に半導体デバイスの高集積化が進み、より微小な欠陥が問題となることが予想される。64Mビットメモリーの量産化が開始された現在は、量産化立ち上げ基板としてデバイス形成領域の結晶性に優れているエピタキシャルウェーハの利用も見られるようになってきている。しかしながら、価格面で優位性をもつCZミラー

ウェーハにおける更なる品質向上も望まれており、結晶欠陥低減に関して極限を迫及した結晶開発が必要となっている。

参考文献

- 1) Sumino,K., Imai,M. : Phil. Mag. A47, p.753 (1983)
- 2) Tan,T. Y. et al. : Appl. Phys. Lett. 30, p.175 (1977)
- 3) Ravi,K.V. : Imperfections and Impurities in Semiconductor Silicon. John Wiley & Sons, New York, p.237(1981)
- 4) Hasebe,M. et al. : Jpn. J. Appl. Phys. 28, L1999 (1989)
- 5) Hasebe,M. et al. : Defect Control in Semiconductors. ed. K.Sumino, North-Holland, Amsterdam, p.157 (1990)
- 6) Yamabe,K., Taniguchi,K. : IEEE Trans. Electron Devices. ED-32, p.423 (1985)
- 7) Ryuta,J. et al. : Jpn. J. Appl. Phys. 29 p.L1947 (1990)
- 8) 中居, 原田 : 応用物理. 65, p.1160 (1996)
- 9) Iwasaki,T. et al.: Semiconductor Silicon.1994, p.744
- 10) Tsumori,Y. et al.: Proc. MRS Spring Meeting. 1995, p.23
- 11) Iwasaki,T. et al.: Materials Science Forum. 196-201, p.1731 (1995)